PAT-NO: JP401085435A

DOCUMENT-IDENTIFIER: JP 01085435 A

TITLE: DATA SIGNAL SPEED CHANGING CIRCUIT

PUBN-DATE: March 30, 1989

INVENTOR-INFORMATION:

NAME COUNTRY

NONAKA, HARUO

SAKATA, YOSHIHIKO

ASSIGNEE-INFORMATION:

NAME COUNTRY

HITACHI LTD N/A

APPL-NO: JP62240786

APPL-DATE: September 28, 1987

INT-CL (IPC): H04J003/06 , H04L007/00

US-CL-CURRENT: <u>375/354</u>

ABSTRACT:

PURPOSE: To obtain an inexpensive speed changing circuit with high reliability by providing a circuit generating a basic clock signal synchronously with a high speed data signal and a circuit frequency-dividing the basic clock signal and generating the high speed clock signal and the low speed clock signal.

CONSTITUTION: A PLL circuit 20 receives a high speed data signal 1 and generates a basic clock signal 8 having a frequency of a common multiple of the frequency of a high speed clock signal 2 and of the low speed clock signal 7 synchronously with the signal 1. A frequency division circuit 21 frequency-divides the basic clock signal to generate the high speed clock signal 2, the low speed clock signal 7 and the clock signal 5 to set a data signal 4 to an N-bit register circuit 13. The clock signal 3 setting a significant data to change the multiplexed high speed data signal 1 into the low speed data signal 6 to the register circuit 12 is extracted from the high speed clock signal 2 generated by the frequency division circuit 21 by the high speed clock selection circuit 19. Thus, the speed changing circuit with simple structure is obtained.

COPYRIGHT: (C) 1989, JPO& Japio

9日本国特許庁(JP)

⑩ 特許出額公開

⑩ 公 開 特 許 公 報 (A) 昭64 - 85435

@Int Cl.4

識別記号

庁内勢理番号

昭和64年(1989) 3月30日 ❸公開

3/06 7/00 H 64 J H 04 L

C-6914-5K A-6914-5K

審査請求 未請求 発明の数 1 (全4百)

の発明の名称 データ信号速度変換回路

> の特 頭 昭62-240786

随 23出 昭62(1987)9月28日

73発 明 者 野 中 治 神奈川県秦野市堀山下1番地 株式会社日立製作所神奈川

工場内

79発 明 者 彦 神奈川県秦野市堀山下1番地 株式会社日立製作所神奈川 阪 \blacksquare 審

工場内

願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地 仍出

野萩 守 外1名 沙代 理 弁理士

> DЯ 111

1. 発明の名称

データ倡号速度変換回路

2. 特許請求の範囲

1. 商速クロツク信号に同期する高速データ信号 を低速クロツク信号に同期する低速データ信号 に変換する回路であつて、高速データ信号を受 けて高速クロツク信号の周波数と低速クロツク 信号の周波数の公倍数の周波数の基本クロック 信号を高速データ信号と同期して発生する回路 と、この基本クロツク信号を分周して高速クロ ツク信号と低速クロツク信号を発生する回路と 、を備えたことを特徴とする速度変換回路。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、例えば、多重化されて高速回線上を 伝送された低速回線信号の分離・復原に用いられ るような、高速データ倡号を低速データ倡号に変 換する速度変換回路に関し、特に、そのための高 速クロック信号と低速クロック信号を発生する回

路に関する。

〔従来の技術〕

速度変換回路は、高速データ信号を処理するた めの高速クロツク信号と、低速データ信号を処理 するための低速クロツク信号を必要とする。従来 の速度変換回路では、特開昭60-148244号公報に 記載されているように、高速データ信号が同期す る高速クロツク信号とは非同期の低速クロツク信 身が用いられる。これらのクロツク信号の間の位 相のずれを調整するために、位相の異なる2系列 の低速クロツク信号が用意され、これらと高速ク ロック信号の位相が比較されて、最適位相の低速 クロツク信号が選択される。

第3図は、従来の速度変換回路のブロックダイ ヤグラムであり、第4回及び第5回は、第3回の 回路の動作のタイムチャートである。

第3回において、11、12、13はNビット レジスタ回路、14はN/2ビツトレジスタ回路、 15は位相比較回路、16はセレクタ回路、17 はタイミング発生回路、18はPLL回路、19

は高速クロツク選択回路である。

第4回及び第5回において、信号(2)は、多 低化された高速データ信号である。信号(2)は、 のとは、 のとは、 のは、 のは、 のは、 ののは、 の

高速クロツク借号 (2) と低速クロツク信号 (7) したがつてクロツク借号 (3) とクロツ ク信号 (5) とは、同期化されていないので、無

高速クロック信号と低速クロック信号の位相差を吸収するためのバッファを設ける解決はあるが、 それは、回路を複雑にする。

(問題点を解決するための手段)

本発明によれば、高速クロツク信号の周波数と低速クロツク信号の周波数の公倍数の周波数の法本クロツク信号を高速データ信号からそれと同期して発生する回路と、この基本クロツク信号を発用して高速クロツク信号と低速クロツク信号を発

為に放回すると、クロック信号(3)と(5)が重なる不具合が発生し、データ伝送に試りが生じ位相の異なる2系列が用意され、位相比較回路15により、超速な位相のものが選択されたクロック信号の異ないて、実験で示されたクロック信号が選択されており、点線で示された方は選択されている。低速データ信号(6)は、クロック信号でいるというの選択に応じて、Nビットレジスタ回路14から、セレクタ回路16を介して、低速クロック信号(7)に同期して取出される。

(発明が解決しようとする問題点)

前記従来の速度変換回路には、クロック信号 (5)を切換える時に、データの欠落又は重複が 生じるという問題がある。第4回において、クロ ック信号(5)は、当初はデータ信号(4)の各 期間の中央の理想的な時点で発生されていたもの であるが、高速データ信号(1)の位相の変動の ため次第に遅れ、●で示された時点において後続

生する回路とが設けられる。

(作用)

前記の構成によれば、高速データ信号の位相が変動しても、常にそれと一定の位相関係にある低速クロック信号が得られ、したがつて、常に安定した位相関係で速度変換が行なわれ、データの欠落や重複が生じることはない。

(実施例)

第1図は、本発明による速度変換回路の一尖施 例を示すブロックダイヤグラムであり、第2図は、 第1図の回路の動作を示すタイムチヤートである。

第1図において、11,12,13はNビットレジスタ回路、19は高速クロック選択回路、20はPLL回路、21は分周回路である。第3図におけるのと同じ符号は同等の素子を表わす。本発明の特徴として、PLL回路20は、高速クロック信号(1)を受け、それと同期して、高速クロック信号(2)の周波数の公倍数の周波数を持つ基本クロック信号(8)を発生し、分周回路21は、この

特開昭64-85435(3)

基本クロンク信号を分層して、高速クロンク信号 (2),低速クロンク信号(7)、及びNビント レジスタ回路13にデータ信号(4)をセントす るためのクロツク信号(5)を発生する・多年化 された高速データ信号(1)から低速データ係 (6)に変換すべき有意データA,B,C,…を 取出してレジスタ回路12にセントするためのクロック信号(3)は、高速クロンク週択回路19 によつて、分層回路21が発生した高速クロック 信号(2)から抽出される・

一例として、高速クロック信号の周波数を80 KHzとし、低速クロック信号の周波数を40 KHzとし、そして、それらの公倍数の一つ160 KHzを、基本クロック信号の周波数に週んだとする。PLL回路20は、高速データ信号(1) と同期する180KHzの基本クロック信号(8) を発生する。分周回路21は、これを1/2に分 周して80KHzの高速クロック信号(2)を発 生し、1/4に分周して40KHzの低速クロック信号(7)を発生し、また、データ長を5ビッ

ダイヤグラム、第 4 図と第 5 図は第 3 図の回路の 動作のタイムチャートである。

1 1 , 1 2 , 1 3 … レジスタ回路、1 9 … 高速クロツク選択回路、2 0 … 基本クロツク信号を発生する P L L 回路、2 1 … 分周回路、(1) … 高速データ信号、(8) … 基本クロツク信号、(2) … 高速クロツク信号、(6) … 低速データ信号、(7) … 低速クロツク信号。


代理人 弁理士 野 萩 守 (ほか1名) トとすれば、1/20に分周してクロック信号 (5)を発生する。クロック信号(5)の位相は、 その各信号がデータ信号(4)の各期間の中央で 生じるように選ぶのがよい。クロック信号(5) によりレジスタ回路13にセットされたデータは、 低速クロック信号(7)に同期して読出されて、 低速データ信号(6)となる。

〔発明の効果〕

本発明によれば、各種クロック信号は高速データ信号と一定の位相関係に保たれている。 したがつて、位相の異なる低速クロック信号を用意して切換える必要がなく、また、そのような切換えに伴うデータの欠落も重複も生じない。 位相比較回路やセレクタ回路も不要であり、更に、位相を吸収のためのパッファも必要がない。 その結果、安価でしかも信頼性の高い速度変換回路が得られる。

4. 図面の簡単な説明

第1図は本発明の一実施例のブロックダイヤグ ラム、第2図は第1図の実施例の動作のタイムチ ヤート、第3図は従来の速度変換回路のブロック




第2図

(I) A B C D E F	匚
(8) WARRING THE REPORT OF THE PROPERTY OF THE	Ш
(2)	Ш
(3) 11111 11111 11111 11111 (E)	<u></u>
(4) Z A B C D E	Ŀ
(5)	_
(6) R A B C D E	
(7) ± 1	1

特開昭64-85435 (4)

第4回



第5図

